Logo des digitalen Schulbuchs inf-schule.de. Schriftzug in Zustandsübergangsdiagramm eines endlichen Automaten.

Fachkonzept Takt

Bei dem vorherigen 4-Bit-Paralleladdierer schaltet (theoretisch) jeder Addierer nach exakt 11 ns seine Berechnung aus a_x und b_x durch ohne Betrachtung der Überträge; nach 12 ns liegen diese ersten (falschen) Berechnungen an den LEDs an.

In der Regel müssen bei Speichervorgängen mehrere Bits gleichzeitig übernommen werden. Hierzu ist es notwendig, die Flip-Flops zu synchronisieren, d. h. eine am Eingang vorliegende Information darf erst auf ein bestimmtes Signal hin übernommen werden.
Man verwendet hierzu i. a. ein periodisches Taktsignal („C wie Clock“).
takt.png[1]

Aufgabe 1

In dieser Aufgabe geht es um Taktpegel-gesteuertes RS-Flip-Flop:

(a) Ergänze dein RS-FF um einen weiteren Eingang, dass nur wenn der Takt den Wert 1 hat, kann ein Setzen oder Rücksetzen des Flip-Flops erfolgen.

Idee: Ein Tor steuert, ob S und R „durchgelassen“ werden. Nutze dazu ein Grundgatter.

Tore werden mit AND-Gatter gesetzt, denn nur wenn beide Eingänge logisch auf high (1) stehen, wird der Ausgang auch high (1).

(b) Vervollständige nun die nachfolgende Schalttabelle:

takt_Tabelle_leer.png[2]

Quellen

X

Fehler melden

X

Suche